PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-298328

(43) Date of publication of application: 12.11.1996

(51)Int.CI.

H01L 29/786 H01L 29/78 H01L 21/336

(21)Application number: 07-103500

(71)Applicant: HITACHI LTD

HITACHI DEVICE ENG CO LTD

(22)Date of filing:

27.04.1995

(72)Inventor:


SHIBA TAKEO MIYAUCHI AKIHIRO

UCHINO TAKASHI ONISHI KAZUHIRO KIYOTA YUKIHIRO SHIMAMOTO HIROMI

(54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

(57)Abstract:

PURPOSE: To improve the drain saturation current of MOSFET and the with stand voltage between the source and the drain, and enable the high speed operation by reducing the parasitic resistances of the source and the drain and the gate parasitic capacitance. CONSTITUTION: Source.drain electrodes 12 composed of a single crystal silicon film of low resistance are formed on a thin sourcedrain diffusion layer 12. The angle of gate side end portion of the silicon film is smaller than 90°. A gate electrode 13 is isolated from the source drain electrodes 12 by an isolation oxide film 9. The portion where the source drain electrodes are the most adjacent to the gate electrode 13 is isolated by a gate oxide film 11. Thereby the leak current due to punch through between the source and the drain and withstand voltage deterioration are abated, and parasitic resistances of the source and the drain are reduce, so that the drain saturation current is increased, the gate parasitic capacitance is reduce, and the operation speed is remarkably improved.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12)公開特許公報(A)

(11)特許出願公開番号

特開平8-298328

(43)公開日 平成8年(1996)11月12日

(51) Int. Cl. 6	識別記号	庁内整理番号	·FI	技術表示箇所
H01L 29/786			H01L 29/78	616 T
29/78				301 H
21/336				301 X
				6 1 6 A
		•		617 L
			審査請求 未	請求 請求項の数18 OL (全14頁)
(21)出願番号	特願平7-103	5 0 0	(71)出願人	0 0 0 0 0 5 1 0 8
				株式会社日立製作所
(22)出願日	平成7年(199	5) 4月27日		東京都千代田区神田駿河台四丁目6番地
			(71)出願人	0 0 0 2 3 3 0 8 8
	•			日立デバイスエンジニアリング株式会社
				千葉県茂原市早野3681番地
			(72)発明者	芝 健夫
				東京都国分寺市東恋ケ窪1丁目280番地
				株式会社日立製作所中央研究所内
			(72)発明者	宮内 昭浩
				茨城県日立市大みか町七丁目1番1号 株
				式会社日立製作所日立研究所内
			(74)代理人	弁理士 薄田 利幸
				最終頁に続く


(54) 【発明の名称】半導体装置およびその製造方法

(57)【要約】

【目的】MOSFETのドレイン飽和電流とソースとドレイン間耐圧を向上し、ソースとドレインの寄生抵抗およびゲート寄生容量を低減させて高速化する。

【構成】薄いソース、ドレイン拡散層12の上に、ゲート側の端部の角度が90度より小さな低抵抗の単結晶シリコン膜からなるソース、エイン電極12が形成され、ゲート電極13とソース、ドレイン電極12は分離酸化膜9によって分離され、ソース、ドレイン電極12とゲート電極13が最も接近している箇所はゲート酸化膜11によって分離される。

【効果】ソースとドレイン間のパンチスルーにもとづく リーク電流と、耐圧劣化が現象し、ソースおよびドレイ ンの寄生抵抗が低減するため、ドレイン飽和電流が増加 し、ゲート寄生容量が低減されて、著しく高速化される。



1.…シリコン基板、 2.、

2、5、9…シリコン酸化酸、

3…単結品シリコン膜、

4 …シリコン窒化膜、

6 …多絃品シリコ・

7、12…不純拡散層、

8 …単結晶シリョン雌、

10…パンチスルーストッパー層、

11…ゲー酸化膜、

13、15…金属ゲート電極、

1 4 … 金属ソース電荷、

16…金属ドレイン電極。

2

【特許請求の範囲】

【請求項1】第1導電型を有する半導体基板の表面領域 に、所定の間隔を介して互いに対向して設けられた上記 第1導電型とは逆の第2導電型を有するドレイン拡散層 およびソース拡散層と、当該ドレイン拡散層とソース拡 散層の間の上記半導体基板の表面上に形成されたゲート 絶縁膜と、当該ゲート絶縁膜上に形成されたゲート電極 と、上記ドレイン拡散層およびソース拡散層の表面に沿 ってそれぞれ形成された、上記第2導電型を有する低抵 抗の半導体膜からなるドレイン電極およびソース電極 と、当該ドレイン電極およびソース電極の上記ゲート電 極と最も近接した部分と上記ゲート電極の間にそれぞれ 介在する分離絶縁膜を少なくとも具備し、当該分離絶縁 膜の膜厚は、上記ゲート絶縁膜の膜厚に等しいか、若し くは上記ドレイン拡散層およびソース拡散層の、上記ゲ ート電極に最も接近している部分の拡散深さより小さ く、かつ、上記ドレイン電極およびソース電極の、上記 ゲート電極側の端部と上記半導体基板の表面との間の角 度は、90度より小さいことを特徴とする半導体装置。

1

【請求項2】上記分離絶縁膜は、上記ゲート絶縁膜の上 20 記ゲート電極の側部上に延伸された部分であることを特 徴とする請求項1に記載の半導体装置。

【請求項3】上記分離絶縁膜の上部の膜厚は、下部の膜厚より大きいことを特徴とする請求項1に記載の半導体装置。

【請求項4】上記分離絶縁膜は、上記ゲート電極の側部上に選択的に形成されていることを特徴とする請求項1に記載の半導体装置。

【請求項5】上記ソース拡散層およびドレイン拡散層は、上記分離絶縁膜の下方に延伸されていることを特徴とする請求項4記載の半導体装置。

【請求項6】上記ドレイン電極およびソース電極は、それぞれ単結晶シリコンからなることを特徴とする請求項 1から5のいずれか一に記載の半導体装置。

【請求項7】上記ドレイン電極およびソース電極の上には、それぞれ金属ドレイン電極および金属ソース電極が 形成されていることを特徴とする請求項5に記載の半導 体装置。

【請求項8】上記ドレイン電極およびソース電極と上記 ゲート電極の間には、上部の膜厚が下部の膜厚より大き い絶縁膜が介在していることを特徴とする請求項1、

2、4、5、6および7のいずれかーに記載の半導体装置。

【請求項9】上記ドレイン拡散層およびソース拡散層の下には、当該ドレイン拡散層およびソース拡散層より厚く、かつ、上記ゲート電極の端部からの距離が、上記ゲート電極と上記ドレイン拡散層およびソース拡散層の間の距離よりそれぞれ大きい、上記第2導電型を有する第2のドレイン拡散層および第2のソース拡散層が形成されていることを特徴とする請求項1から8のいずれかー50

に記載の半導体装置。

【請求項10】上記第2のドレイン拡散層と上記第2の ソース拡散層の間の上記半導体基板内には上記第1導電型を有するチャネルストッパ層が形成されていることを 特徴とする請求項9に記載の半導体装置。

【請求項11】上記第半導体基板は、絶縁膜上に形成された単結晶シリコン膜であることを特徴とする請求項1から10のいずれか一に記載の半導体装置。

【請求項12】上記ソース拡散層およびドレイン拡散層 10 の底部は、上記絶縁膜に接していることを特徴とする請 求項11に記載の半導体装置。

【請求項13】上記ゲート電極の上面の面積は底面の面積より大きく、上記ソース拡散層および上記ドレイン拡散層は、上記ゲート電極の上面の下方まで延伸されていることを特徴とする請求項1から33および8から12のいずれかーに記載の半導体装置。

【請求項14】下記工程を含む半導体装置の製造方法。

- (1)第1導電型を有する半導体基板の表面上に所定の 形状を有する窒化シリコン膜を形成する工程、
-) (2)薄い第1の酸化シリコン膜を全面に形成する工程、
 - (3) 上記窒化シリコン膜の側部上に、上記第1の酸化シリコン膜を介して多結晶シリコン膜を選択的に形成する工程。
 - (4)上記第1の酸化シリコン膜の露出された部分を介して、上記半導体基板に上記第1導電型とは逆の第2導電型不純物をドープして、第2導電型不純物拡散層を形成する工程、
 - (5) 上記多結晶シリコン膜および第1の酸化シリコン膜を除去した後、エピタキシヤル成長を行って、高濃度の上記第2導電型不純物を含み、かつ、上記窒化シリコン膜側の端部の上記半導体基板の表面に対する角度が90度以下である単結晶シリコン膜を形成する工程と、
 - (6) 所定の形状を有する第2の酸化シリコン膜を形成して、上記窒化シリコン膜と上記単結晶シリコン膜の間の凹部を充填する工程、
 - (7)上記窒化シリコン膜を除去した後、酸化処理を行って上記半導体基板の露出された部分にゲート絶縁膜を 形成する工程、
- 0 (8) 熱処理を行って、上記単結晶シリコン膜に含まれる上記第2導電型不純物を上記半導体基板の表面に拡散 し、ソース拡散層およびドレイン拡散層を形成する工程。
 - (9)上記ゲート絶縁膜上に導電性膜を形成してゲート 電極を形成する工程。

【請求項15】上記工程(7)において、上記窒化シリコン膜を除去した後、上記ゲート絶縁膜の形成に先だって、上記第1導電型を有する不純物を上記半導体基板の露出された部分にドープして、パンチスルーストッパ層を形成する工程が付加されることを特徴とする請求項1

20

30

3

4 に記載の半導体装置の製造方法。

【請求項16】上記工程(1)において、上記半導体基 板は、絶縁膜上に形成された単結晶シリコン膜からなる SOI基板であことを特徴とする請求項14若しくは1 5に記載の半導体装置の製造方法。

【請求項17】上記工程(4)は省略され、かつ、上記 工程(8)は、上記ソース拡散層およびドレイン拡散層 の端面が上記絶縁膜に到達するように行われることを特 徴とする請求項16に記載の半導体装置の製造方法。

【請求項18】下記工程を含む半導体装置の製造方法。

- (1) 第1導電型を有する半導体基板の表面を酸化して 第1の酸化シリコン膜を形成する工程、
- (2) 上記第1の酸化シリコン膜の所定部分の上に、所 定の形状を有する低抵抗の多結晶シリコン膜および窒化 シリコン膜の積層膜を形成する工程、
- (3) 第2の酸化シリコン膜を全面に形成した後、上記 第2の酸化シリコン膜の露出された部分を介して上記第 1 導電型を有する不純物をドープし、上記半導体基板内 にパンチスルーストッパを形成する工程、
- (4)上記第2の酸化シリコン膜のうち、上記積層膜の 側部上に形成されている部分を残し、他の部分は除去す る工程、
- (5)上記半導体基板の露出された表面上に、上記第2 導電型を有する単結晶シリコン膜を、エピタキシャル成 長によって選択的に形成する工程、
- (6) 上記窒化シリコン膜を除去した後、熱処理を行っ て上記単結晶シリコン膜から上記第2導電型を有する不 純物を上記半導体基板に拡散させて、浅い拡散層を形成 する工程。
- (7) 導電性膜を全面に形成した後、所定部分を除去し て、ゲート電極、ソース電極およびドレイン電極を形成 する工程。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体装置およびその製 造方法に関し、詳しくは、電界効果トランジスタのソー ス電極とドレイン電極の間のリーク電流を抑制してドレ イン飽和電流を増加させ、寄生容量と寄生直列抵抗を低 減するのに好適な半導体装置およびこの半導体装置を、 自己整合技術によって形成することのできる半導体装置 40 の製造方法に関する。

[0002]

【従来の技術】従来のMOS(Metal-Oxcide-Semiconduc tor) 型電界効果トランジスタ (以下MOSFETと称す る) においては、ゲート長を短縮したときに、ソース電 極とドレイン電極間のパンチスルー現象に起因するリー ク電流を抑制し、ソース電極とドレイン電極の間の寄生 直列抵抗を低減することによって、ドレイン飽和電流を 増加させ半導体集積回路の動作遅延時間を低減するため に、ソースおよびドレイン拡散層上に低抵抗の電極を積 50 ると、両拡散層73、74の膜抵抗が増大するため、ソ

み上げる方法が、例えば、特開昭55-3614、特開 昭55-4964および特開昭56-66074などに 記載されている。

【0003】これらのうち、特開昭58-3614に は、図4(a)に示した断面構造を有するトランジスタ が開示されている。このトランジスタにおいては、ソー ス拡散層73およびドレイン拡散層74の上に、高不純 物濃度シリコンからなる低抵抗のソース電極76および 低抵抗のドレイン電極77がそれぞれ積み上げられてお り、さらに、ゲート電極72および電極間分離絶縁膜7 5を具備している。上記低抵抗のソース電極76および ドレイン電極 7 7 を、ソース拡散層 7 3 およびドレイン 拡散層74の上に、それぞれ積み上げることによって、 ソース電極76とドレイン電極77の間の寄生直列抵抗 を低減し、それによってドレイン飽和電流を増加できる という長所を有している。特開昭55-4964および 特開昭56-66074に開示されているトランジスタ も、これと同様の構造と長所を有している。

【0004】また、1992年度の電子素子に関する国 際会議(International Electron Devices Meeting, IE DM92) の論文集、853頁~856頁には、図4(b) に示した断面構造を有するトランジスタが開示されてい る。半導体基板80の上に形成されたシリコン膜からな るソース電極84およびドレイン電極85と、その上に 形成されたソース拡散層86およびドレイン拡散層8 7、ゲート酸化膜81を介して上記半導体基板80上に 形成されたゲート電極82、および電極間分離絶縁膜8 3を具備している。

【0005】このトランジスタが、図4(a)に示した トランジスタと異なる点は、半導体基板80上にそれぞ れ形成された、ソース電極84およびドレイン電極85 の、ゲート電極82側の側面と半導体基板80上面と成 す角度が、90度よりも小さいことおよび上記ソース電 極84トドレイン電極85内部の不純物イオンが、当該 ソースおよびドレイン電極84、85の表面付近の一部 に注入されていることの2点である。前者の相違点のた め、積み上げ電極84および85とゲート電極82の間 のゲート寄生容量を低減することができ、また、後者の 相違点のため、ソース電極84およびドレイン電極85 と半導体基板80の間の寄生接合容量を低減することが できる。

[0006]

【発明が解決しようとする課題】 図4 (a) に示した上 記従来のトランジスタでは、分離絶縁膜75の底部はソ ース拡散層73およびドレイン拡散層74と、それぞれ、 直接接触し、両者の間に低抵抗のソース電極76および ドレイン電極77は介在していない。そのため、ソース 拡散層73とドレイン拡散層74間のパンチスルーを抑 さえる目的で、両拡散層73、74の拡散深さを浅くす

30

6

ース電極76とドレイン電極77の間の寄生直列抵抗が 増加して、ドレイン飽和電流が低下してしまう。この問 題点を解決するために、分離絶縁膜75をなくしたり薄 くしたりすると、ソース電極76およびドレイン電極7 7とゲート電極72の間でリーク電流が流れたり、ゲー ト寄生容量が増加してしまう。

【0007】また、図4(b)に示した上記従来のトランジスタでも、ソース拡散層86とドレイン拡散層87の拡散深さを浅くすると、これらの拡散層86、87の膜抵抗が大きくなって、ソース電極84とドレイン電極85の間の寄生直列抵抗が増大して、ドレイン飽和電流が低下してしまう。特に、図4(b)に示した従来のトランジスタでは、ソース拡散層86およびドレイン拡散層87のうち、半導体基板80内に形成されたがは、ソース電極84およびドレイン電極85の端部の内側のみであり、両電極84、85の間下には形成されていないため、当該両積み上げ電極84、85の間の際抵抗が著しく増大してしまい、このようなMOSFETを用いて集積回路を高速化するのは困難であった。

【0008】本発明の目的は、上記従来のトランジスタの有する問題を解決し、MOSFETのゲート長の微細化にともなって生ずる、ソース電極とドレイン電極の間のパンチスルー現象による電流リークと耐圧劣化を抑え、さらに、同時に弊害として起こる電極寄生抵抗の増加、ドレイン飽和電流の低下および電極間寄生容量の増加を抑制して、高速動作が可能な半導体装置およびこの半導体装置を高い精度で形成できる半導体装置の製造方法を提供することにある。

[0009]

【課題を解決するための手段】上記目的を達成するため、本発明は、第1導電型を有する半導体層の表面領域内に、第2導電型を有する浅いソース、ドレイン拡散層を形成し、この浅いソース、ドレイン拡散層の表面上に積み上げて形成された、高濃度の第2導電型を有するシリコン膜とゲート電極を、分離絶縁膜によって互いに絶縁分離し、かつ、上記シリコン膜の上記ゲート電極側の端部を、上記半導体層の表面に対して90度以下の傾斜にするものである。

【0010】すなわち、図3および図1は、それぞれ本発明のMOSFETの平面構造およびそのA-A 断面構造の一例を示す。図1から明らかなように、このMOSFETは、シリコン酸化膜2上に形成された第1導電型を有する薄い単結晶シリコン膜3に形成されており、単結晶シリコン膜3内には上記第1導電型とは逆の第2導電型を有する不純物拡散層7、12が形成され、さらに、単結晶シリコン膜3の上に積み上げられた第2導電型を有する低抵抗シリコン膜からなるソース、ドレイン電極8、ゲート酸化膜11、ゲート電極13、15、金50

属ソース電極14、金属ドレイン電極16およびこれらの電極14、16を互いに分離するためのシリコン酸化膜9が設けられている。

【0011】上記低抵抗シリコン膜8がゲート電極13と最も接近する部分では、両者の間にゲート酸化膜11の端部が介在し、両者は互いに分離されている。上記低抵抗シリコン膜8の、ゲート電極13側の側面と単結晶シリコン膜3の表面の間の角度は90度以下である。また、上記低抵抗シリコン膜8の内部には、第2導電型不純物イオンが均一に高濃度に注入されており、上記第2導電型不純物拡散層12は、この低抵抗シリコン膜8からの不純物拡散により形成され、その時の熱処理温度および時間を制御することによって、不純物拡散深さは適宜制御される。

[0012]

【作用】単結晶シリコン膜3の表面に形成された第2導電型を有する不純物拡散層12は、低抵抗シリコン膜8を拡散源とする固相拡散によって形成されるので、拡散深さが50nm以下の非常に浅い拡散層12を形成で20 き、ゲート長を短縮した場合のソースおよびドレイン電極間のパンチスルー現象およびこの現象にもとづくリーク電流や耐圧劣化を、効果的に抑制できる。不純物拡散層12の厚さが薄いため、膜抵抗は増大するが、低抵抗シリコン膜8がその上に形成され、膜厚10nm以下という極めて薄いゲート酸化膜11を介してゲート電極13に接近しているため、ソースおよびドレイン電極寄生直列抵抗の増大は効果的に抑制される。

【0013】低抵抗シリコン膜8からの第2導電型不純物の拡散は横方向にも起こり、低抵抗シリコン膜8とゲート電極13を隔てているゲート絶縁膜11が極めて薄いため、不純物拡散層12とゲート電極13をオーバラップさせることができ、ドレイン飽和電流は効果的に増加される。

【0014】低抵抗シリコン膜8のゲート電極13側の側面と単結晶シリコン膜3表面との角度は、90度以下であるため、低抵抗シリコン膜8とゲート電極13間に介在する分離酸化膜9の厚さは上の部分ほど厚くなり、ソース電極14およびドレイン電極16と、ゲート電極15の間のゲート寄生容量の増加は抑制される。なお、40 図1から明らかなように、第2導電型不純物拡散層7 が 厚い酸化膜2の表面に達しているので 薄い第2簿

図1から明らかはように、第2時電空不純初鉱取層でが、厚い酸化膜2の表面に達しているので、薄い第2導電型不純物拡散層12と単結晶シリコン膜3との間の寄生接合容量は低減される。

【0015】図5に示した電気的特性の測定結果から明らかなように、本発明によって得られた特性51、53は、従来のMOSFETによって得られた特性50、52に比べ、ゲート寄生容量の増加を抑制しながら、効率的にドレイン飽和電流を増加することができる。

[0016]

) 【実施例】

8

〈実施例1〉 薄膜シリコン基板を用いてMOSFETを 形成した本発明の第1の実施例を、図1、図3および図6~図11を用いて説明する。図1は、図3に示したM OSFETの平面図のA-A' 断面図であり、図6~図 11はこのFETの製造方法を示す工程図である。

【0017】まず、図6に示したように、シリコン基板 1上に形成されたシリコン酸化膜2の上に、単結晶シリコンを周知の方法によって成長させて、厚さ約50nm の薄い単結晶シリコン膜3を形成し、さらに、この単結晶シリコン膜3を所望の形状に加工した後、厚さがほぼ 10 200nmのシリコン窒化膜4を周知のCVD法を用いて形成し、周知の反応性イオンエッチングによって所定の形状に加工した。加工後のシリコン窒化膜4は、上記単結晶シリコン膜3を横断している。

【0018】次に、図7に示したように、膜厚10nm 前後の薄いシリコン酸化膜5を全面に形成した後、膜厚 100nm前後の多結晶シリコン膜を全面に形成し、こ の多結晶シリコン膜を全面異方性ドライエッチングを行って、上記シリコン窒化膜4の側壁のみに多結晶シリコ ン膜6を残し、他の部分上からは除去した。この状態で 20 第2導電型不純物イオンを、上記シリコン酸化膜5を介 して単結晶シリコン膜3に注入し、第2導電型不純物拡 散層7を形成した。

【0019】上記多結晶シリコン膜6およびシリコン酸 化膜 5 を除去した後、周知の減圧化学気相堆積法(以下 LPCVD法と称する)により、濃度1×10¹⁰/cm ¹以上の第2導電型不純物を含む膜厚100nm前後の 高濃度の単結晶低抵抗シリコン膜8を、単結晶シリコン 膜3上にのみ選択的に成長して、第2導電型不純物が均 ーに高濃度に拡散された単結晶の低抵抗シリコン膜8を 形成した。この際、ファセット面と称される、単結晶シ リコン膜3表面とは結晶方位が異なり、単結晶シリコン 膜3表面とある決まった角度をなす面を、シリコン窒化 膜4の近傍の低抵抗シリコン膜8に形成させた。その結 果、シリコン窒化膜4近傍における、単結晶低抵抗シリ コン膜8の側面の、単結晶シリコン膜3の表面に対する 角度は、図8に示したように、60度以下になった。な お、上記単結晶低抵抗シリコン膜8の成長条件は、温度 700~800℃、ガス圧力0.1~10Torr、不 純物濃度1×10''~1×10''/cm'、ソースガス とキャリアガスの混合比1:1~1:1000とするの が好ましく、この条件で成長を行えば良好な単結晶シリ コン膜が形成できた。

【0020】 膜厚がほぼ200nmのシリコン酸化膜を全面に形成した後、異方性ドライエッチングを行って不要部分を除去し、図9に示したように、上記シリコン窒化膜4の側壁近傍にシリコン酸化膜9を残した。

【0021】シリコン窒化膜4を除去し、このシリコン 窒化膜4が除去された領域のみに、第1導電型不純物イ オンを選択的に注入して、パンチスルーストッパ層10 50 を形成した後、露出された単結晶シリコン膜3表面を酸化して、図10に示したように膜厚が10nm以下の薄いゲート酸化膜11を形成した。この際、単結晶低抵抗シリコン膜8の露出された表面も同時に酸化された。

【0022】ランプアニール法など、周知の短時間アニール法によって熱処理を行って、単結晶低抵抗シリコン膜8から単結晶シリコン膜3に第2導電型不純物を拡散し、拡散深さが50nm以下の浅い不純物拡散層12を形成した。例えばタングステン等の金属膜を形成および周知の選択エッチングによって、上記シリコン窒化膜4が除去された領域に、上記金属からなるゲート電極13を形成した。さらに、周知の金属膜の形成とその選択エッチングによって、タングステンなどの金属膜を、ゲート電極13および単結晶低抵抗シリコン膜8の表面上のみに選択的に形成して、ソース電極14、ゲート電極15およびドレイン電極16を形成して、図11に示したMOSFETを形成した。最後に、内部配線や電源線などの必要な配線を行って、本MOSFETを用いた半導体集積回路を完成した。

20 【0023】本実施例によれば、パンチスルーが防止されるため、従来にくらべて、パンチスルーによる耐圧劣化やリーク電流の発生がはるかに少ない、ドレイン飽和電流が高い、ソース電極およびドレイン電極とゲート電極の間の寄生接合容量が少ないなど多くの顕著な効果が認められ、高速のMOSFETを得ることができた。

【0024】本発明によって得られたI-V特性を図32に示した。この図から明らかなように、例えばゲート長が 0.1μ m前後のnMOSFETにおいて、短チャネル効果によるしきい値電圧の低下や、ソース/ドレイン問の耐圧の劣化を抑えながら、ドレイン飽和電流が1mA前後という良好な特性を得ることができた。

【0025】〈実施例2〉本実施例は、上記実施例1の製造工程を一部変えて、図2に示したMOSFETを形成した例である。本実施例では、上記実施例1に示した製造工程を簡略化するため、単結晶シリコン膜3の厚さを約30nm以下まで薄くして、第2導電型拡散層7および第1導電型パンチスルーストッパ層10の形成をなくし、第2導電型拡散層12がシリコン酸化膜2に接するようにしたものである。また、単結晶低抵抗シリコン膜8の、ゲート電極13側の端部の断面形状を、図2に示したように一部変更した。本実施例でも、上記実施例1と同様の効果が得られ、高速のMOSFETを実現することができた。

【0026】〈実施例3〉本発明の第3の実施例を、図12~図18を用いて説明する。まず、図12に示したように、シリコン酸化膜22とその上に形成された厚さが約50nmのシリコン膜23からなる薄膜シリコン基板を用意し、周知のホトエッチングを用いて上記シリコン膜23を所望の形状に加工した。

【0027】次に、露出されたシリコン膜23表面を酸

1.0

化して、膜厚10nm以下の薄いゲート酸化膜24を形成した後、膜厚100nm、第2導電型不純物を濃度1×10'゚/cm゚以上含んだ高濃度多結晶シリコン膜2 5 および膜厚150nmのシリコン窒化膜26を積層して形成し、周知の反応性イオンエッチングによって所定の形状に加工して、図13に示したように、多結晶シリコンゲート電極25およびゲート段差26を形成した。この状態での平面構造は、多結晶シリコンゲート電極25およびゲート段差26は、上記シリコン膜23を横断した構造になっている。

【0028】 膜厚20nm以下の薄いシリコン酸化膜27を全面に形成した後、第1導電型不純物イオンを、上記薄いシリコン酸化膜27を介してシリコン膜23内に注入し、第1導電型を有するパンチスルーストッパ層28を形成した。

【0029】異方性ドライエッチングによって上記薄いシリコン酸化膜27をエッチングし、図14に示したように、ゲート段差26およびゲート電極25の側壁のみにシリコン酸化膜27を残し、他の部分上からは除去した。

【0030】次に、周知のLPCVD法によって、第2 導電型不純物を濃度1×10¹⁰/cm¹以上含ませなが ら、膜厚100nmの高濃度単結晶シリコン膜30を、 上記パンチスルーストッパ層28上のみに選択的に成長 させた。この際、上記パンチスルーストッパ層28上と は結晶方位が異なり、かつ、シリコン膜23の表面と所 定の角度を成す面(ファセット面と称される)が、上記 ゲート電極25の周辺のシリコン膜30に形成させた。 こうすることによって、ゲート段差周辺の単結晶シリコ ン膜30の上面は、図14に示したように、シリコン膜 23の表面に対して60度以下の角度となった。

【0031】次に、膜厚200nmのシリコン酸化膜3 1を全面に形成し、図15に示したように、異方性ドライエッチングを行って不要部分を除去した後、第1導電型不純物イオンを上記シリコン膜30に打ち込み、さらにアニールを行って、打ち込まれた上記第1導電型不純物イオンを、上記シリコン層30からその下の上記パンチスルーストッパ層28内に拡散させて、第2導電型不純物拡散層32をシリコン膜23内に形成した。

【0032】シリコン窒化膜26を除去し、例えばラン 40プアニール法など、所望の短時間アニールを行って、上記単結晶シリコン膜30を固相拡散源として、シリコン膜23内部に第2導電型不純物を拡散し、拡散深さが50nm以下の浅い不純物拡散層33を、上記上記パンチスルーストッパ層28および不純物拡散層32の表面に形成した。この際、横方向への拡散距離を、側壁シリコン酸化膜27の膜厚よりも深くすることにより、不純物拡散層33とゲート電極25をオーバラップさせた。

【0033】次に、タングステンなどの金属膜を、多結晶シリコンゲート電極2および単結晶シリコン膜30

の、露出された表面上のみに選択的に形成して、ソース電極3.4、ゲート電極3.5 およびドレイン電極3.6 を形成して、図1.6 に示したMOSFETを形成した。ここで、タングステンなどの金属膜とシリコン膜の2 層膜からなる各電極の代わりに、金属とシリコンの化合物からなる、金属シリサイドの単層膜を用いてもよい。最後に内部配線や電源線などの必要な配線を行って、本MOSFETを用いた半導体集積回路を完成した。

【0034】本実施例では、上記実施例1と異なり、薄いシリコン酸化膜29を電極間の分離に用いているが、その膜厚が20nm以下と非常に薄いため、実施例1と同様に電極寄生抵抗が低減されて、ドレイン飽和電流が増大されるなど、実施例1と同様の効果が得られ、高速のMOSFETを実現できた。

【0035】(実施例4)本発明の第4の実施例を、図17を用いて説明する。本実施例4は、シリコン膜を、LPCVD法によってシリコン膜23上のみに選択的に成長させる際に、まず、第2導電型不純物を含まない、膜厚が30nm程度のの単結晶シリコン膜40を選択的に成長させ、続けて第2導電型をゆうする不純物ソースガスを成長と同時に流して、第2導電型不純物を濃度1×10"/cm"以上含む膜をその上に成長させて、合計膜厚70nmの高濃度単結晶シリコン膜41を、選択的に成長させた。

【0036】次に、上記実施例3と同様にして、第2導電型不純物イオン打ち込みを行い、第2導電型不純物拡散層42をシリコン膜23の内部に形成した。さらに、ランプアニール法などの短時間アニールを行って、高濃度の第2導電型単結晶シリコン膜41を固相拡散源として、第2導電型不純物をシリコン膜40へ深さ10nm拡散させた。この結果、単結晶シリコン膜41から第2導電型不純物が拡散されない膜厚20nmの単結晶シリコン膜40が残った。

【0037】多結晶シリコン電極25、側壁シリコン酸化膜27およびシリコン酸化膜24を除去した後、膜厚10nm以下の薄いゲート酸化膜43および例えばタシグステンなど金属からなるゲート電極44を形成し、以下、実施例3と同様にして図17に示すMOSFETを形成した。

【0039】 (実施例5) 本発明を相補型MOSFET (以下CMOSFETと称する) に適用した実施例を、 50 図18~図22を用いて説明する。これらの図におい

12

て、左側にnMOSFET、右側にpMOSFETを示 す。

【0040】まず、図18に示したように、熱酸化など 周知の方法を用いて、シリコン基板101に、素子分離 シリコン酸化膜102および絶縁膜が充填された素子分 離溝103、p型ウエル拡散層104およびn型ウエル 拡散層105を形成し、さらに、膜厚20nmのシリコ ン膜106を全面に系製した。この時、シリコン基板1 01の表面が露出している領域の上には単結晶シリコン 膜が成長し、素子分離シリコン酸化膜102の上には多 結晶シリコン膜が形成された。

【0041】次に、周知のホトエッチングによって、上 記シリコン膜106を所望の形状に加工した後、膜厚2 00 nmのシリコン窒化膜107を形成し、図19に示 したように、ドライエッチングによって所定の形状に加 工した。この状態における平面形状を見ると、シリコン 窒化膜107は、シリコン膜106を横断している。 p 型およびn型不純物イオンを、シリコン基板101およ びシリコン膜106に選択的に注入して、p型パンチス 層109を、それぞれ形成した。

【0042】周知のLPCVD法を用いて、n型不純物 を濃度1×10''/cm'以上含ませながら、膜厚10 0 nmのn'型単結晶シリコン膜110を、nMOSF ET領域のシリコン膜106上にのみ選択的に成長し、 さらにp型不純物を濃度1×10°°/cm°以上含ませ ながら、膜厚100nmのp'型単結晶シリコン膜11 1を、pMOSFET領域のシリコン膜106上にのみ 選択的に成長した。この際、図20に示したように、フ ァセット面と称される、シリコン膜106表面とは結晶 方位が異なり、シリコン膜106表面と所定の角度をな す面が、上記窒化シリコン膜107近傍のシリコン膜1 10および111に、それぞれ形成された。その結果、 単結晶シリコン膜110、111の、窒化シリコン膜1 07側の側面は、シリコン膜106表面に対して、60 度以下の角度になり、シリコン膜110、111は、素 子分離酸化膜102上においては、いずれも高濃度の多 結晶シリコン膜になった。

【0043】膜厚200nmのシリコン酸化膜を全面に 形成した後、異方性ドライエッチングを行って、窒化シ リコン膜107の側壁にシリコン酸化膜112を残し、 他の部分は除去した。次に、シリコン膜110および1 11の露出せれた表面を酸化して、図21に示したよう に、膜厚50nmのシリコン酸化膜113を形成した。 次に、ランプアニールなどの短時間アニール装置を用い て所望の熱処理を行い、シリコン膜110および111 からシリコン膜106内に、それぞれn型不純物および p型不純物を拡散し、拡散深さが50nm以下の浅いn 型不純物拡散層115および浅いp型不純物拡散層11

素子分離酸化シリコン膜102にそれぞれ到達するよう に、拡散深さを制御した。また、不純物拡散層115、 116の濃度が、パンチスルーストッパ層108、10 9の不純物濃度よりも、1桁以上多くなるように、パン チスルーストッパ層108、109の不純物濃度を調整 しておいたため、n型不純物拡散層115およびp型不 純物拡散層116を形成することができた。

【0044】シリコン窒化膜107を除去し、露出され たシリコン膜106表面を酸化して、膜厚10nm以下 の薄いゲート酸化膜114を形成し、タングステン等の 金属膜の形成および選択的エッチングを行って、金属よ りなるゲート電極117を形成し、図22に示したCM OSFETを形成した。最後に内部配線や電源線などの 必要な配線を行って、半導体集積回路を完成した。

【0045】本実施例においても、先に説明したと同じ 特長を有するトランジスタを具備しているため、同様の 特長が得られるのは当然であり、極めて高速なCMOS FETを実現できた。

【0046】〈実施例6〉本発明の第6の実施例を図2 ルーストッパ層108およびn型パンチスルーストッパ 20 3を用いて説明する。本実施例は、上記実施例5におけ る製造工程を一部変えてСMOSFETを形成した例で ある。本実施例は、上記実施例5におけるパンチスルー ストッパ層108の位置を、ゲート電極領域の下とし、 また、ゲート酸化膜114を、25程度という高い誘電 率を有するタンタル酸化膜119に置き換えた。高誘電 体ゲート絶縁膜としては、タンタル酸化膜の他に、チタ ン酸ジルコン酸鉛などの、強誘電体膜を用いることも可 能である。本実施例においても、上記実施例5と同様の 効果が得られ、高速のCMOSFETを実現することが できた。

> 【0047】〈実施例7〉本発明の第7の実施例を図2 4を用いて説明する。本実施例は、上記実施例5におけ るパンチスルーストッパ層108の位置を、ゲート領域 の下にし、またゲート酸化膜114を形成する前に、露 出されたシリコン膜106の上のみに、膜厚が20nm の、不純物イオンを含まない単結晶シリコン膜120を 選択的に成長し、その後ゲート酸化膜114を形成した ものである。こうすることで、低濃度チャネル層120 を形成することができ、効果的にドレイン飽和電流を増 加できた。本実施例においても、上記実施例5と同様の 効果が得られ、高速のCMOSFETを実現することが できた。

> 【0048】〈実施例8〉MOSFETをシリコン基板 に形成した他の実施例を、図25~図28を用いて説明 する。まず図25に示したように、シリコン基板131 の所定部分に、素子分離シリコン酸化膜132および絶 緑膜が充填された素子分離溝133を形成し、第1導電 型ウエル拡散層134を形成した。

【0049】次に、膜厚200nmのシリコン窒化膜を 6を形成した。この際、不純物拡散層115、116が 50 形成し、ドライエッチングによりシリコン窒化膜135

を所望の形状に加工した後、LPCVD法により、膜厚 100 nmの単結晶シリコン膜136を、露出されたシ リコン基板131上のみに選択的に成長させた。この 際、図26に示したように、ファセット面と称される、 シリコン基板131表面とは結晶方位が異なり、シリコ ン基板131表面とある決まった角度をなす面を、シリ コン窒化膜135周辺の単結晶シリコン膜136に形成 した。これにより、シリコン窒化膜135の近傍におけ る単結晶シリコン膜136の側面は、シリコン基板13 1表面に対して、60度以下の角度を成した。

【0050】第2導電型不純物イオンを、単結晶シリコ ン膜136の表面付近にイオン打ち込みして、その際の 打ち込み加速エネルギーを制御することにより、拡散深 さが10nmで、表面不純物濃度が1×10'゚/cm' 前後の、浅い第1導電型不純物拡散層137を形成し た。その後、膜厚200nmのシリコン酸化膜を形成 し、異方性ドライエッチングを行って、図27に示した ように、上記シリコン窒化膜135の側壁にシリコン酸 化膜138を残した。

【0051】シリコン膜136の露出された表面を酸化 20 して、膜厚50nm前後のシリコン酸化膜を設けた後、 第1導電型不純物イオンを、単結晶シリコン膜136に イオン打ち込みし、打ち込み加速エネルギーを制御する ことにより、拡散深さが80nm前後で、ピークの不純 物濃度が1×10''/cm'以上の、高濃度第1導電型 不純物拡散層139を形成した。ランプアニール法など の短時間アニールを行って、打ち込まれた上記第1導電 型不純物イオンを活性化した後、シリコン窒化膜135 を除去し、露出されたシリコン基板131の表面を酸化 して、膜厚10nm以下の薄いゲート酸化膜140を形 成し、周知の手段を用いてタングステン等の金属膜の形 成および選択的なエッチングを行って、上記金属からな るゲート電極141を形成し、図28に示すMOSFE Tを形成した。

【0052】最後に内部配線や電源線などの必要な配線 を行って、本MOSFETを用いた半導体集積回路を完 成した。本実施例においても、ソースおよびドレイン拡 散層となる第1導電型の不純物拡散層137が、ゲート 酸化膜140を介してゲート電極141に接近してお り、かつソースおよびドレイン電極となる単結晶シリコ ン膜136の側面形状が、シリコン基板131表面に対 して60度以下の角度で傾斜している構造を有するた め、上記のように、ドレイン飽和電流を増加することが でき、ゲート寄生容量を低減できた。

【0053】さらに、第1導電型不純物拡散層139 が、第2導電型ウエル拡散層134から離れているた め、寄生接合容量は低減されて高速のMOSFETが実 現された。

【0054】〈実施例9〉本発明の第9の実施例9を、 計算機システム構成図である図29を用いて説明する。 本実施例は、命令や演算を処理するプロセッサ500 が、複数個並列に接続された高速大型計算機システム に、上記実施例1~8において得られた半導体装置によ って構成された高速半導体集積回路を適用した例であ る。本実施例では、使用された上記高速半導体集積回路 の集積度が高いため、命令や演算を処理するプロセッサ 500、システム制御装置501および主記憶装置50 2などを、1辺が約10~30mmのシリコン半導体チ ップで構成できた。これら命令や演算を処理するプロセ ッサ500、システム制御装置501および化合物半導 体集積回路からなるデータ通信インタフェース503 を、同一セラミック基板506に実装した。また、デー タ通信インタフェース503とデータ通信制御装置50 4を、同一セラミック基板507に実装した。.

【0055】これらセラミック基板506、507およ び主記憶装置502を実装したセラミック基板を、大き さが1辺約50cm程度、あるいはそれ以下の基板に実 装し、大型計算機の中央処理ユニット508を形成し た。この中央処理ユニット508内データ通信や、複数 の中央処理ユニット間データ通信、あるいはデータ通信 インタフェース503と入出カプロセッサ505を実装 した基板509との間のデータの通信は、図29におい て両端矢印線で示されている光ファイバ510を介して 行なわれる。

【0056】この計算機では、命令や演算を処理するプ ロセッサ500や、システム制御装置501や、主記憶 装置502などのシリコン半導体集積回路が、並列に高 速で動作し、また、データの通信を光を媒体に行なった ため、1秒間当りの命令処理回数を大幅に増加すること ができた。

【0057】〈実施例10〉本発明の第10の実施例 を、光伝送システムの構成を示す図30を用いて説明す る。本実施例は、上記実施例1~8において得られた半 導体装置を、データを超高速で送信する光送信モジュー ル613および上記データを受信する光受信モジュール 614の両伝送システムに適用した例である。

【0058】本実施例では、上記実施例1~8において 製造された半導体装置によって、送信側電気信号610 を処理する多重変換デジタル回路601、半導体レーザ 603を駆動するするための半導体レーザ駆動アナログ 回路602からなる光送信モジュール613、さらに、 送信された光信号611をフォトダイオード604によ って変換された受信側電気信号612を増幅する前置増 幅器605、自動利得制御増幅器606、クロック抽出 回路607、識別回路608の各アナログ回路およびデ ジタル回路である分離変換回路609等で構成される光 受信モジュール614を構成した。

【0059】上記実施例1~8において得られた半導体 装置は、極めて高速度で動作できるため、1秒当たり1 0 Gビットという大容量の信号を極めて高速度で送受信

1.5

することができた。

【0060】〈実施例11〉本発明の第4の実施例を図 31によって説明する。本実施例は、上記実施例1~8 のいづれかにおいて形成された半導体装置によって信号 伝送処理装置を構成した例であり、特に非同期伝送方式 信号伝送処理装置(ATM交換器と称される)に関する もので、その構成を図31に示した。

【0061】図31に示したように、光ファイバーによ

って高速度で直列的に伝送されてきた情報信号は電気信

号に変換(O/E変換)され、かつ並列化(S/P変 換)させる装置を介して本発明の実施例1~8のいづれ かにおいて得られたMOSFETから構成された集積回 路(BFMLSI)に導入した。当該集積回路によって 番地付処理された電気信号は、直列化(P/S変換)及 び光信号化(E/〇変換)されて光ファイバーで出力さ れる。上記BFMLSIは多重器(MUX)、バッファメモリ (BEM) および分離器 (DMUX) から構成される。 【0062】該BFMLSIはメモリ制御LSI、及び空 アドレス振分け制御の機能を有するLSI(空アドレス FIFOメモリLSI) により制御される。本信号伝送 20 処理装置は、伝送すべき番地と無関係に送られてくる超 高速伝送信号を所望番地に超高速で伝送するスイッチの 機能を有する装置である。BFMLSIは入力光信号の 伝送速度に比べて著しく動作速度が遅いため、入力信号 を直接スイッチングできず、入力信号を一時記憶させ、 記憶された信号をスイッチングしてから超高速な光信号 に変換して所望番地に伝送する方式を用いている。

【0063】BFMLSIの動作速度が遅ければ、大き な記憶容量が要求される。本実施例におけるATM交換 器においては、BFMLSIが上記実施例1~8のいづ 30 れかにおいて形成されたMOSFETで構成されるの で、従来のBFMLSIに比べて動作速度が3倍と高速 で、かつ廉価なため、BFMLSIの記憶容量を従来比 で約1/3と低減することがとが可能となった。これに よって、TM交換器の製造原価を低減することができ た。

[0064]

【発明の効果】本発明によれば、先に説明したように、 ソースとドレイン間のリーク電流が減少し、ドレイン飽 和電流およびソースとドレイン間耐圧が向上し、ゲー ト、ソースおよびドレインの寄生容量および電極寄生抵 抗が低減する。そのため、本発明による半導体装置を用 いた半導体集積回路は、著しく高速化され、この半導体 装置を用いて構成された各種システムの高速化を容易に 実現することができる。

【図面の簡単な説明】

- 【図1】本発明の実施例1を示す断面図、
- 【図2】本発明の実施例2を示す断面図、
- 【図3】本発明の実施例1を示す平面図、
- 【図4】従来技術を示す断面図、

【図5】本発明の効果を示す特性図、

【図6】本発明の実施例1を説明するための工程図、

16

【図7】本発明の実施例1を説明するための工程図、

【図8】本発明の実施例1を説明するための工程図、

【図9】本発明の実施例1を説明するための工程図、

【図10】本発明の実施例1を説明するための工程図、

【図11】本発明の実施例1を説明するための工程図、

【図12】本発明の実施例3を説明するための工程図、

【図13】本発明の実施例3を説明するための工程図、

【図14】本発明の実施例3を説明するための工程図、

【図15】本発明の実施例3を説明するための工程図、

【図16】本発明の実施例3を説明するための工程図、

【図17】本発明の実施例4を示す断面図、

【図18】本発明の実施例5を説明するための工程図、

【図19】本発明の実施例5を説明するための工程図、

【図20】本発明の実施例5を説明するための工程図、

【図21】本発明の実施例5を説明するための工程図、

【図22】本発明の実施例5を説明するための工程図、

【図23】本発明の実施例6を示す断面図、

【図24】本発明の実施例7を示す断面図、

【図25】本発明の実施例8を説明するための工程図、

【図26】本発明の実施例8を説明するための工程図、

【図27】本発明の実施例8を説明するための工程図、

【図28】本発明の実施例8を説明するための工程図、

【図29】本発明の実施例9を説明するための計算機シ ステム構成図、

【図30】本発明の実施例10を説明するための光伝送 システム構成図、

【図31】本発明の実施例11を説明するための信号伝 送処理装置構成図、

【図32】本発明の効果を示す曲線図。

【符号の説明】

50 シリコン成長膜、

1 … シリコン基板、 2…シリコン酸化膜、 シリコン膜、 4…シリコン窒化膜、 5…シリコン酸 化膜、 6…多結晶シリコン膜、 7…第1導電型不純 物拡散層、 8…高濃度単結晶シリコン成長膜、 シリコン酸化膜、10…パンチスルーストッパ層、 1 … ゲート酸化膜、 12 … 第1 導電型不純物拡散層、

13…金属ゲート電極、 14…金属ソース電極、

40 15…金属ゲート電極、 16…金属ドレイン電極、 21…シリコン基板、 22…シリコン酸化膜23…シ リコン膜、 24…ゲート酸化膜、 25…多結晶シリ コンゲート電極、26…シリコン窒化膜、 27…シリ コン酸化膜、 28…パンチスルーストッパ層、 …高濃度単結晶シリコン成長膜、 31…シリコン酸化 32…第1導電型不純物拡散層、 33…第1導 電型不純物拡散層、34…金属ソース電極、 35…金 属ゲート電極、 36…金属ドレイン電極、 40…単 結晶シリコン成長膜、 41…高濃度第1導電型単結晶

42…第1導電型不純物拡散層、

.

43…ゲート酸化膜、 44…金属ゲート電極、 50 …従来のMOSFETの特性、 51…本発明のMOS FETの特性、 52…従来のMOSFETのゲート寄 生容量、 53…本発明のMOSFETのゲート寄生容 量、 70…シリコン基板、 71…ゲート酸化膜、7 2…多結晶シリコンゲート電極、 73…ソース拡散 層、 74…ドレイン拡散層 75…シリコン酸化膜、 76…積み上げソース電極、 77…積み上げドレイン 電極、 80…シリコン基板、 81…ゲート酸化膜、

17


82…多結晶シリコンゲート電極、 83…シリコン酸化膜、 84…積み上げソース電極、 85…積み上げドレイン電極、 86…ソース拡散層、 87…ドレイン拡散層、 101…シリコン基板、 102…素子分離シリコン酸化膜、 103…素子分離溝、 104… p型ウエル拡散層、 105…n型ウエル拡散層、 106…シリコン成長膜、 107…シリコン窒化膜、 108…p型パンチスルーストッパ層、 109…n型パンチスルーストッパ層、 109…n型パンチスルーストッパ層、 110…高濃度 n型単結晶シリコン成長膜、 112…シリコン酸化膜、 113…シリコン酸化膜、 115…n型不純物拡散層、 116…p型不純物拡散層、 117…金

属ゲート電極、 119…タンタル酸化膜120…単結晶シリコン成長膜、 131…シリコン基板、 132…素子分離シリコン酸化膜、 133…素子分離溝、 134…第2導電型ウエル拡散層、 135…シリコン 窒化膜、 136…単結晶シリコン成長膜、 137… 第1導電型不純物拡散層、 138…シリコン酸化膜、

139…第1導電型不純物拡散層、140…ゲート酸化膜、 141…金属ゲート電極、 500…プロセッサ、 501…システム制御装置、 502…主記憶装10 置、 503…データ通信インタフェース、 504…データ通信制御装置、 505…入出力プロセッサ、506…セラミック基板、 507…セラミック基板、

508…中央処理ユニット、 509…入出力プロセッサ実装基板、510…光ファイバ、601…多重変換デジタル回路、 602…半導体レーザ駆動アナログ回路、 603…半導体レーザ、604…フォトダイオード、 605…前置増幅器、 606…自動利得制御増幅器、 607…クロック抽出回路、 608…識別回路、 609…分離変換デジタル回路、 610…送信側電気信号、 611…送信された光信号、 612…受信側電気信号、613…光送信モジュール、 614…光受信モジュール。

【図1】



1 …シリコン基板。 2、5、8 …シリコン酸化鉄、

3 …単結晶シリコン族、 4 … シリコン変化論。


8…多核品シリコン族、 7、12…不数社会層

8…単結森シリコン製、 10…パンチスルーストッパー層


11…ゲー酸化腺、 18、15…金属ゲート電極、


19 ○☆周リース電極、 1 6 ・・・金属ドレイン電極。


【図2】





[図6]











フロントページの続き

(72) 発明者 内野 俊

東京都国分寺市東恋ケ窪1丁目280番地

. 株式会社日立製作所中央研究所内

(72) 発明者 大西 和博

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 清田 幸弘

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内

(72)発明者 島本 裕巳

千葉県茂原市早野3681番地 日立デバイスエンジニアリング株式会社内

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

□ OTHER: _____

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.